高速PCB設計中的時序分析

時間:2019-04-26 08:58:21 分享到:

對于數字系統設計工程師來說,時序分析是高速昆山pcb設計中的重要內容。尤其是隨著百兆總線的出現,信號邊沿速率達到皮秒級后,系統性能更取決于前端設計,要求在設計之初必須進行精確的時序分析和計算。時序分析和信號完整性密不可分,好的信號質量是確保時序關系的關鍵。由于反射、串擾等現象造成的信號質量問題都很可能帶來時序的偏移和紊亂,我們設計時必須把二者必須結合起來考慮。

  
  時序分析的出發點是根據信號建立或保持時間關系來確定設計方案,這種方法貫穿于整個設計流程,包括IC設計、板級設計和系統設計。
  
  飛行時間是指從信號發出時刻到信號在接收端穩定時刻的差值,用來表述布線和負載導致的延時。在低速情況下,可以采用近似方法確定,但在高速pcb設計時,由于受負載及傳輸線效應等因素影響必須采用仿真的方法來確定。在確定飛行時間后,時序計算可以采用表格或者手工方法實現,以檢查信號是否滿足信號采樣保持要求。同理,逆向這一過程可以獲得布線長度規則。
  
  公共時鐘模式的特點是收發端時鐘均由公共時鐘源提供,它有兩個特點,一是要求數據在一個周期內要到達接收端,其次是時鐘相差對時序影響較大。
  
  通常當時鐘和數據采用相同類型接口驅動時,時序計算只需考慮它們之間的相差,如果不是這種情況,則需要根據飛行時間來調整相差(比如布線長度),此時在pcb設計中通常意義上的數據時鐘布線等長的方法變得無效。
  
  在設計中其它因素如開關噪聲、碼間干擾、非理想回路等對信號相位均有影響。因此我們在在時序設計中一方面要合理地加入設計裕量,另一方面還需要采用其它設計方法來減少干擾的影響。
版權所有:嘉興PCB-浙江萬正電子科技有限公司 轉載請注明出處
久久亚洲一级av一片-国产一级特黄aa大片村妓-国产精品极品露脸清纯-午夜一级A片免费视频